下一代HBM：三大技術，定生死！ - asiasworldcity.hk

香港飛龍.online 官方授權發布的第4代「香港飛龍」標誌

本文内容：

如果您希望可以時常見面，歡迎標星收藏哦~來源：內容綜合自zdnet，謝謝。SK海力士強調，下一代HBM（高帶寬存儲器）的商業化需要各個領域的技術進步。尤其在電源效率方面，與各大代工企業的合作有望更加緊密。SK海力士副社長李圭在2日於仁川松島國際會展中心舉辦的“KMEPS2025定期學術會議”上介紹了HBM的開發方向。當天，副會長強調了SK海力士下一代HBM開發的三大任務：帶寬、功率和容量。帶寬是衡量數據傳輸速度的標準。帶寬越高，性能越好。要增加帶寬，通常需要增加I/O（輸入/輸出端口）的數量。事實上，對於HBM4（第6代），I/O數量與HBM3E（第5代）相比增加了一倍，達到了2,048個。“客戶希望獲得比SKHynix所能生產的更高的帶寬，有些客戶甚至談到高達4,000個I/O，”該副總裁解釋道。“但是，僅僅增加I/O數量並不總是一件好事，因此需要進行一些工作，例如將現有的假凸點替換爲實際可用的凸點。”因此，下一代HBM有望在功耗和容量方面取得進步。具體來說，功耗與邏輯過程密切相關。HBM配備了邏輯芯片，負責堆疊DRAM的核心芯片的控制器功能。此前，SKHynix自行生產，但從HBM4開始，就必須在代工廠生產。該副總裁表示：“HBM的邏輯工藝在很大程度上依賴於與主要代工合作伙伴的合作，並且在該領域有密切的設計合作。”“SK海力士也從封裝角度提出了幾個想法。”HBM的容量與DRAM的堆棧數量直接相關。目前商業化的HBM最多堆疊12個DRAM，但未來預計將擴展到16層和20層。然而，這樣做的困難在於，爲了在有限的規格（高度爲775微米）內堆疊更多的下一代HBM，必須縮小每個DRAM之間的間距。例如，如果HBM從12層減少到16層，則每個DRAM之間的差距就會縮小一半。因此，SKHynix正在與現有的先進MR-MUF一起推進混合鍵合技術。混合鍵合是一種不使用凸塊直接連接各個DRAM的方法，有利於減小芯片厚度並提高功率效率。然而，混合鍵合目前難以實現商業化。這是因爲技術難度較高，還存在保證足夠量產和可靠性的問題。副總統解釋道：“上述三個因素對於下一代HBM的發展而言，是極其錯綜複雜的。”他補充道，“此外，我認爲在下一代HBM市場中，存儲器公司如何降低製造成本將是最重要的任務。”三星HBM4，雙戰略據韓媒此前報道，三星電子已成功利用混合鍵合技術生產出16層堆疊HBM3存儲器，該存儲器樣品功能正常，未來將利用16層堆疊混合鍵合技術量產HBM4存儲器。相較於目前的鍵合工藝，混合鍵合不需要在DRAM內存層之間增加凸塊，而是直接用銅連接頂層和底層，大大提高了信號的傳輸速率，更適合AI計算的高帶寬需求。混合鍵合還可減小DRAM層間距離，降低HMB模塊整體高度，但面臨成熟度不足、應用成本高等挑戰。三星電子在HBM4內存鍵合技術上推行雙重戰略，同時開發混合鍵合和傳統的TC-NCF工藝。根據下圖及DiskMFR之前的報道，HBM4的模塊高度限制將增加到775微米，這有利於TC-NCF的繼續使用。三星正在努力在TC-NCF工藝中儘量縮小晶圓間隙，目標是將HBM4中的該高度縮小到7.0微米以內。儘管對TC-NCF技術存在質疑，但Kim表示，與競爭對手SKHynix的MR-RUF相比，三星電子的解決方案更適合12層甚至16層的高堆疊模塊。美光的HBM4戰略美光科技在去年年底的投資者會議上宣佈，其HBM4開發正在按計劃進行，同時透露HBM4E的開發正在進行中。據Wccftech報道，該公司預計將於2026年開始量產HBM4。據報道，美光的HBM4內存將首先投入量產，HBM4E隨後幾年將投入量產。HBM4E引入了與臺積電共同開發的增強數據傳輸速度和可定製基片，爲AI、HPC和網絡工作負載提供改進的緩存容量和邏輯功能。HBM4採用美光的1β（第五代10nm級）DRAM技術，每堆棧集成多達16個DRAM芯片，每個芯片提供32GB的容量。該技術具有2048位接口和6.4GT/s數據速率，每堆棧峯值帶寬爲1.64TB/s。生產時間與Nvidia的VeraRubinGPU和AMD的InstinctMI400系列GPU的發佈時間一致，這兩款GPU均專爲AI和HPC應用而設計。在目前的開發中，美光的HBM3E包括已在Nvidia的Blackwell處理器中使用的8-Hi堆棧。美光首席執行官SanjayMehrotra表示，公司的12-HiHBM3E堆棧功耗比競爭對手的8-Hi版本低20%，同時提供50%以上的內存容量和卓越的性能。雖然美光通過與多家客戶的合作，HBM4E的開發取得了進展，但它面臨着來自三星和SK海力士的激烈競爭，據報道，這兩家公司都採用了第六代10nm級(1c)工藝來製造HBM4。儘管存在競爭，但美光和SK海力士在高帶寬內存創新方面仍保持領先地位。Mehrotra強調HBM4E是該公司內存業務的一項變革性創新。與臺積電先進邏輯代工廠的合作使美光能夠根據特定客戶需求提供定製的基礎芯片，從而有可能提高其財務業績。韓國雙雄都使用代工廠值得一提的是，據報道，三星和SK海力士都將使用代工工藝而非DRAM工藝從HBM4開始生產邏輯芯片。據報道，三星電子計劃採用其4nm代工工藝量產邏輯芯片，而SK海力士則計劃採用臺積電的5nm和12nm工藝。對於內存核心芯片，三星電子決定使用10nm第6代（1c）DRAM，但SK海力士正在10nm第5代（1b）DRAM和1cDRAM之間進行權衡。負責HBM開發的SK海力士內部一位關鍵人士解釋道：“最初，我們內部決定在HBM4核心芯片中使用1bDRAM”，並且“在聽到三星電子在HBM4中使用1cDRAM的消息後，(SK海力士)也在考慮是否使用1bDRAM還是1cDRAM。”三星電子和SK海力士分別使用了1aDRAM和1bDRAM，最高可達HBM3E。隨着三星電子採用帶有HBM4核心芯片的1cDRAM，預計相關投資也將隨之而來。看來相關設備將會被安裝在平澤P4工廠。SKHynix的1cDRAM投資規模將根據其決定使用什麼作爲HBM4核心芯片來確定。不過，業界預測SKHynix將使用1bDRAM作爲HBM4的核心芯片，因爲它目前正在進行1bDRAM向M16的遷移。兩家公司計劃將HBM4搭載到NVIDIA和AMD的下一代人工智能（AI）加速器中。Nvidia和AMD計劃在2026年推出搭載HBM4的AI加速器Rubin和MI400。不過，後來有消息指出，SKHynix已修改其HBM4生產策略，採用臺積電的3nm工藝，取代原計劃的5nm技術。據TrendForce稱，這一變化旨在提高性能和效率，計劃於2025年底進行量產，以滿足Nvidia的交付時間表。據TechPowerUp報道，通過採用臺積電先進的3nm技術，SK海力士的目標是實現比基於5nm的HBM4芯片性能提升20-30%，從而鞏固其在高帶寬內存市場的領先地位。三巨頭的競技雖然數據中心GPU正在向HBM3e過渡，但NvidiaGTC2025上公佈的內存路線圖明確指出HBM4將是下一個重大舉措。因爲這一新標準比HBM3實現了密度和帶寬方面的重大改進。SKHynix展示了其首款48GBHBM4堆棧，由16層3GB芯片組成，運行速度爲8Gbps。同樣，三星和美光也有類似的16高HBM4演示，三星聲稱速度最終將在這一代達到9.2Gbps。我們應該預計12高36GB堆棧將成爲2026年推出的HBM4產品的主流。美光表示，與HBM3e相比，其HBM4解決方案將使性能提高50%以上。然而，內存製造商已將目光從HBM4轉向HBM4e和驚人的容量點。三星的路線圖要求每層DRAM容量爲32Gb，每層堆棧可實現48GB甚至64GB，數據速率在9.2-10Gbps之間。SKHynix暗示有20層或更多層堆棧，允許在HBM4e上使用3GB芯片實現高達64GB的容量。這些高密度對於Nvidia即將推出的用於AI訓練的RubinGPU至關重要。該公司透露，RubinUltra將在2027年上市時使用16個HBM4e堆棧，每個GPU的內存容量高達1TB。Nvidia聲稱，RubinUltra每個封裝有四個芯片，帶寬爲4.6PB/s，NVL576系統中的內存容量將達到365TB。雖然這些數字令人印象深刻，但它們的價格卻非常昂貴。VideoCardz指出，消費級顯卡似乎不太可能在短期內採用HBM變體。HBM4和HBM4e是實現持續AI性能擴展的關鍵橋樑。如果內存製造商能夠在未來幾年內實現其積極的密度和帶寬路線圖，它將極大地提高數據密集型AI工作負載。Nvidia和其他公司都對此寄予厚望。半導體精品公衆號推薦專注半導體領域更多原創內容關注全球半導體產業動向與趨勢*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅爲了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。今天是《半導體行業觀察》爲您分享的第4083期內容，歡迎關注。『半導體第一垂直媒體』實時專業原創深度公衆號ID：icbank喜歡我們的內容就點“在看”分享給小夥伴哦

(本文内容不代表本站观点。)
---------------------------------